(11) Publication number: 06224640 A

(43) Date of publication of application: 12.08.94

(51) Int. CI

H03B 28/00 H03K 3/78

(21) Application number: 05009992

(71) Applicant

SANYO ELECTRIC CO LTD

(22) Date of filing: 25.01.93

(72) Inventor:

ARAI YOSHIMASA


## (54) ANALOG WAVEFORM OUTPUT DEVICE

#### (57) Abstract:

PURPOSE: To provide the analog waveform output device able to output an analog waveform with less waveform distortion without increasing the capacity of a memory.

CONSTITUTION: Even when plural analog waves whose frequencies differ are outputted by using a D/A converter circuit 9, a sampling division number to a degree of disregarding waveform distortion of the analog waveform of a longest period able to be outputted is set and digital data corresponding to a level of each division point have only to be stored in a ROM 1 by one period only, and waveform distortion of the analog waveform and increase in the memory capacity having been caused in a conventional device are prevented and then a very excellent analog waveform is outputted.

COPYRIGHT: (C)1994,JPO&Japio



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-224640

(43)公開日 平成6年(1994)8月12日

(51) Int.Cl.5

識別記号

FI

技術表示箇所・

HO3B 28/00 H03K 3/78

庁内整理番号 B 9182-5J

8124-5 J

審査請求 未請求 請求項の数2 OL (全 5 頁)

(21)出願番号

特顯平5-9992

(71)出願人 000001889

三洋電機株式会社

(22)出顧日

平成5年(1993)1月25日

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 新井 好将

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内


(74)代理人 弁理士 西野 卓嗣

# (54) 【発明の名称】 アナログ波形出力装置

#### (57) 【要約】

【目的】 本発明は、メモリ容量を増大させることな く、波形歪みの少ないアナログ波形を出力できるアナロ グ波形出力装置を提供することを目的とする。

【構成】 本発明によれば、DA変換回路(9)を用い て周波数の異なるアナログ波形を複数出力する場合であ っても、出力可能な最長周期のアナログ波形の波形歪み を無視できる程度のサンプリング分割数を設定し、且つ これら各分割点のレベルに対応するデジタルデータを1 周期分だけROM (1) に記憶するだけでよく、従来生 じていたアナログ波形の波形歪みやメモリ容量の増大を 防止でき、極めて良好なアナログ波形を出力できること になる。



1

#### 【特許請求の範囲】

【簡求項1】 アナログ波形の1周期を予め定められた 数で分割し該分割点での波形レベルに対応するデジタル データが記憶されたメモリと、

前記各分割点毎のデジタルデータが記憶された各アドレ スをアクセスするアドレス回路と、

サンプリング周期設定データがセットされるレジスタ ٤.

計数結果が前記レジスタの内容に達した時にリセットさ れるカウンタと、

前記カウンタの計数値が前記レジスタの内容に一致した ことを検出し、前記サンプリング周期設定データが示す サンプリング周期に同期して、前記アドレス回路のアド レス指定内容を変更する為の一致検出信号を発生する一 致検出回路と、

前記メモリから読み出された前記アナログ信号の各分割 点におけるデジタルデータを順次アナログ値に変換し、 所望のアナログ波形を出力するDA変換回路と、を備

データは、前記アナログ波形の周期に応じて可変される ことを特徴とするアナログ波形出力装置。

【請求項2】 前記アナログ波形の分割数は、前記DA 変換回路から出力される最長周期のアナログ波形の歪み を無視できる数に設定されることを特徴とする請求項1 記載のアナログ波形出力装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ 等に内蔵されるDA変換回路を用いて良好なアナログ波 30 形を出力するのに好適なアナログ波形出力装置に関す る。

## [0002]

【従来の技術】最近のマイクロコンピュータは多機能化 に伴い、周辺回路として例えばDA変換回路を内蔵して いる。このDA変換回路は、例えばキー操作に応じて周 波数の異なるブザー音を発生する様な装置の為に使用さ れ、DA変換回路のアナログ出力波形をブザー発生回路 に供給することによって実現している。具体的には、聞 き取り可能な周波数は数百~数KHzの範囲にあり、こ 40 の範囲内で、ブザー音の為の、周波数の異なる複数のア ナログ波形をDA変換回路から出力させたい場合、これ らの複数のアナログ波形の1周期を一定間隔で分割し、 各分割点における波形レベルに対応するデジタルデータ を全てROM或はRAM等のメモリの各アドレスに予め 記憶させている。そして、固定されたサンプリング周期 で、上記メモリに記憶されたデジタルデータを順次読み 出し、DA変換を行うことによりアナログ波形を出力し ている。

[0003]

【発明が解決しようとする課題】しかしながら、サンプ リング周期が固定である為、周波数の低いアナログ波形 を発生するには何ら問題ないが、髙周波数のアナログ波 形を発生する場合、波形歪みを生じてしまう問題点があ った。この波形歪みを克服しようとしてアナログ波形の 1周期の分割数を多くすると共にこれに応じてサンプリ ング周期を短くすると、アナログ波形を発生する為のメ モリ容量が増大してしまう問題があった。特に、従来に おいては、例えば10種類の周波数の異なるアナログ波 10 形を出力させるには、10種類のアナログ波形の為のデ ジタルデータを個々にメモリに記憶させなければなら ず、サンプリング周期が短ければ短いほどメモリ容量の 増大は顕著となる問題があった。

【0004】そこで本発明は、メモリ容量を増大させる ことなく、波形歪みの少ないアナログ波形を出力できる アナログ波形出力装置を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は前記問題点を解 決する為に成されたものであり、その特徴とするところ 前記レジスタにセットされる前記サンプリング周期設定 20 は、アナログ波形の1周期を予め定められた数で分割し **該分割点での波形レベルに対応するデジタルデータが記** 憶されたメモリと、前記各分割点毎のデジタルデータが 記憶された各アドレスをアクセスするアドレス回路と、 サンプリング周期設定データがセットされるレジスタ と、計数結果が前記レジスタの内容に違した時にリセッ トされるカウンタと、前記カウンタの計数値が前記レジ スタの内容に一致したことを検出し、前記サンプリング 周期設定データが示すサンプリング周期に同期して、前 記アドレス回路のアドレス指定内容を変更する為の一致 検出信号を発生する一致検出回路と、前記メモリから読 み出された前記アナログ信号の各分割点におけるデジタ ルデータを順次アナログ値に変換し、所望のアナログ波 形を出力するDA変換回路と、を備え、前記レジスタに セットされる前記サンプリング周期設定データを、前記 アナログ波形の周期に応じて可変する点である。

#### [0006]

【作用】本発明によれば、出力すべきアナログ波形の周 期に応じてサンプリング周期を可変できる為、形状が同 様で周期のみ異なるアナログ波形を出力させる場合、1 周期分のみのアナログ波形データをメモリに記憶させる だけで済むことになる。

[0007]

【実施例】本発明の詳細を図面に従って具体的に説明す

【0008】図1は本発明を説明する為のプロック図、 図2は図1の動作を説明する為のタイミングチャート、 図3は図1の動作を説明する為のフローチャートであ る。尚、図1の構成はマイクロコンピュータに内蔵され ているものとする。

50 【0009】図1において、(1) は上記マイクロコン

ピュータを動作させる為のプログラムデータが記憶され たROMであり、該ROM(1)の特定されたアドレス には、後述する1周期分のアナログ波形の各サンプリン グ点におけるデジタルデータが書き込まれている。尚、 アナログ波形の為のデジタルデータを記憶する手段は上 記したROM(1)に限らず、マイクロコンピュータの 初期時に該データを書き込むことのできるRAM等のメ モリであってもよい。 (2) はクロックCK1の立上り に同期して計数動作を行うnピットのカウンタであり、 クロックCK1の問期は各サンプリング間の周期に比べ 10 て短く設定されている。(3)はアナログ波形のサンプ リング周期に対応したデータがセットされるnピットの レジスタである。ここで、後述のDA変換後のアナログ 波形を音声情報として出力する場合、聞き取り可能な音 声周波数は数百H2~数KH2の範囲である。そこで、 1周期分のアナログ波形のサンプリング分割数は、音声 周波数が最も低いアナログ波形の波形歪みを無視できる だけの分割数に定められているものとする。尚、この分 割ポイントを有するアナログ波形の周波数を最も高くし た場合であっても、この時の最小サンプリング周期を後 20 述の一致検出回路で検出できる様に、クロックCK1の 周期はこの最小サンプリング周期に比べて短く設定され ている。この状態で、出力すべきアナログ波形の周期 (低音の場合は周期が長く、高音の場合は周期が短くな る)を長くしたり或は短くしたりした場合、これに比例 して変化するサンプリング周期に対応したデジタルデー タがレジスタ (3) にセットされる。(4) はカウンタ (2) の計数内容がレジスタ(3)の値に一致したこと を検出し、その時にハイレベルの一致検出信号MDを発 生する一致検出回路である。 (5) はDフリップフロッ プであり、データを取り込む為のD端子は一致検出回路 (5) の出力端子と接続され、クロックを取り込む為の C端子にはクロックCK1より周波数の高いクロックC K2が印加され、更に出力の為のQ端子はカウンタ (2) のリセット端子と接続されている。即ち、ハイレ ベルの一致検出信号MDがクロックCK2に同期してD フリップフロップ (5) に取り込まれると、ハイレベル のリセット信号RSTが出力され、レジスタ(3)の値 まで計数を行ったカウンタ (2) の内容はリセット信号 RSTによってリセットされる。尚、クロックCK2の 40 周波数はクロックCK1のそれに比べて高く設定されて いる為、クロックCK1によるカウンタ(2)の計数動 作がクロックCK2によって妨害されることはない。 (6) はアナログ波形の為のデジタルデータが記憶され たROM(1)のアドレスをアクセスするアドレス回路 であり、一致検出信号MDが入力される度にアドレス内 容を+1づつインクリメントするものである。(7)は ROM (1) から読み出されたアナログ波形の為のデジ タルデータがデータバス (8) を介してセットされるレ ジスタである。(9) はレジスタ(7) にセットされた *50* 

内容をアナログ値に変換するDA変換回路である。

4

【0010】例えば3個のキーを選択的に押圧すること により、そのキーに応じた高、中、低の周波数のブザー 音を発生するシステムに図1回路を用いた場合の例につ いて説明する。この場合、アナログ波形はブザー音の高 低に応じて周波数が変化するのみで、それ以外の振幅等 の条件は変化しない。その為、ROM(1)に記憶され るアナログ波形に対応するデジタルデータは、1周期分 のアナログ波形の分割数だけでよいことになる。例えば 図4に示す様に、アナログ波形(例えば正弦波)の1周 期をS0~S15まで等間隔で16分割する。尚、この 分割数であれば、DA変換後に出力可能な最長周期のア ナログ波形の波形歪みを無視できるものとする。従っ て、ROM(1)にはアナログ波形の振幅Lの範囲でS 0~S15が存在する位置でのレベルに対応する15個 のデジタルデータが記憶されることになる。これらの分 割点S0~S15におけるサンプリングデータは、アナ ログ波形の周期が変化したところで固定である。

【0011】まずマイクロコンピュータが初期化された 後、何らかのキー(図示せず)が押されると、このキー 操作が検出されて図3に示すフローで動作を行うプログ ラムが実行される。つまり、上記キーに対応付けられて いる周波数が何Hzを指示しているのかをまず判定する (ステップ®)。上記キーが低周波数を指示しているも のと判定した場合、アナログ波形の各分割点間のサンプ リング周期が長くなる為、このサンプリング周期を示す データがレジスタ (3) にセットされる (ステップ ②)。そして、カウンタ(2)がクロックCK1の立上 りに同期して計数を開始し、図2の時刻 t 0 でカウンタ (2) の内容がレジスタ(3)の値に一致すると、即ち サンプリング周期に等しい時間が経過すると、一致検出 信号MDがハイレベルとなり、1周期の上記アナログ波 形の1番目の分割点S0のレベルに対応したデジタルデ **一夕が記憶されているROM(1)のアドレスが、アド** レス回路 (6) によってアクセスされる。そしてROM (1) から読み出されたこのデジタルデータはデータバ ス (8) を介してレジスタ (7) に一旦保持され、その 後マイクロコンピュータの動作クロックに同期してDA 変換回路 (9) によってアナログ値に変換される。一 方、時刻 t 1 で発生するリセット信号RSTでカウンタ (2) はリセットされ、次のサンプリング周期を検出す る為に、再度計数動作を開始する。そして同様の動作を 繰り返し、アナログ波形の2番目から最終の分割点S1 ~S15に対応するデジタルデータが順次DA変換回路 (9) にてアナログ値に変換され、1周期分のアナログ 波形が出力されることになる。このアナログ波形を数周 期出力することによって被形出力が終了する(ステップ ⑤)。このアナログ波形出力は後段のブザー音発生回路 (図示せず) に印加され、低周波数の音として発生する ことになる。その後、再び、キー入力の周波数判定が行

われるが、キーに対応するブザー音周波数がステップ ③、④に示す中間周波数、高周波数であっても、ステッ プロの低周波数の場合と同様に動作する。尚、本実施例 は3種類のキーについて説明したが、それ以上の周波数 についても対応できることはいうまでもない。

【0012】以上より、本発明によれば、DA変換回路 (9) を用いて周波数の異なるアナログ波形を複数出力 する場合であっても、出力可能な最長周期のアナログ波 形の波形歪みを無視できる程度のサンプリング分割数を 設定し、且つこれら各分割点S0 $\sim$ S15のレベルに対 10 である。 応するデジタルデータを1周期分だけROM(1)に記 憶するだけでよく、従来生じていたアナログ波形の波形 歪みやメモリ容量の増大を防止でき、極めて良好なアナ ログ波形を出力できることになる。従って、キー操作に 応じたブザー出力を行う場合でも、澄んだ音を得ること ができる。

## [0013]

【発明の効果】本発明によれば、DA変換回路を用いて 周波数の異なるアナログ波形を複数出力する場合であっ ても、出力可能な最長周期のアナログ波形の波形歪みを 20

無視できる程度のサンプリング分割数を設定し、且つこ れら各分割点のレベルに対応するデジタルデータを1周 期分だけメモリに記憶するだけでよく、従来生じていた アナログ波形の波形歪みやメモリ容量の増大を防止で き、極めて良好なアナログ波形を出力できる利点が得ら れる。

# 【図面の簡単な説明】

- 【図1】本発明を説明する為のブロック図である。
- 【図2】図1の動作を説明する為のタイミングチャート
- 【図3】図1の動作を説明する為のフローチャートであ

[図4] アナログ波形を示す図である。

#### 【符号の説明】

- (1) ROM
- (2) カウンタ
- (3) レジスタ
- (4) 一致検出回路
- (6) アドレス回路
- DA変換回路 (9)

【図4】 [図1] アドレス ROM 路 • MD CK1→ CK2 致檢出 サンアリング時間

